R5F100GEAFB#10
Característiques
Tecnologia de consum d'energia ultra baix
VDD = tensió d'alimentació única d'1,6 a 5,5 V
Mode HALT
Mode STOP
Mode SNOOZE
Nucli de CPU RL78
Arquitectura CISC amb pipeline de 3 etapes
Temps mínim d'execució d'instruccions: es pot canviar
des d'alta velocitat (0,03125 μs: operació a 32 MHz
amb oscil·lador en xip d'alta velocitat) a velocitat ultra baixa
(30,5 μs: @ 32,768 kHz de funcionament amb subsistema
rellotge)
Espai d'adreça: 1 MB
Registres d'ús general: (registre de 8 bits × 8) × 4
bancs
RAM al xip: de 2 a 32 KB
Memòria flash de codi
Memòria flash de codi: de 16 a 512 KB
Mida del bloc: 1 KB
Prohibició d'esborrar i reescriure blocs (seguretat
funció)
Funció de depuració en xip
Autoprogramació (amb funció d'intercanvi d'arrencada/flash shield
funció finestra)
Memòria flash de dades
Memòria flash de dades: 4 KB a 8 KB
Operació de fons (BGO): les instruccions poden ser
executat des de la memòria del programa mentre es reescriu el fitxer
memòria flash de dades.
Nombre de reescriptures: 1.000.000 vegades (TYP.)
Tensió de reescriptura: VDD = 1,8 a 5,5 V
Oscil·lador en xip d'alta velocitat
Seleccioneu entre 32 MHz, 24 MHz, 16 MHz, 12 MHz, 8 MHz,
6 MHz, 4 MHz, 3 MHz, 2 MHz i 1 MHz
Alta precisió: +/- 1,0 % (VDD = 1,8 a 5,5 V, TA = -20
fins a +85 °C)
Temperatura ambient de funcionament
TA = -40 a +85 °C (A: aplicacions de consum, D:
Aplicacions industrials)
TA = -40 a +105 °C (G: aplicacions industrials)
Funció de gestió i restabliment de l'energia
Circuit d'encesa-on-reset (POR) al xip
Detector de tensió en xip (LVD) (seleccioneu interrupció i
restablir des de 14 nivells)
Controlador DMA (Accés directe a la memòria) · 2/4 canals · Nombre de rellotges durant la transferència entre SFR de 8/16 bits i RAM interna: 2 rellotges Multiplicador i divisor/multiplicador acumulador · 16 bits × 16 bits = 32 bits (sense signar o signat) · 32 bits ÷ 32 bits = 32 bits (sense signar) · 16 bits × 16 bits + 32 bits = 32 bits (sense signar o signar) Interfície sèrie · CSI: de 2 a 8 canals · UART/UART (comptat per bus LIN) : de 2 a 4 canals · Comunicació I2C/I2C simplificada: Temporitzador de 3 a 10 canals · Temporitzador de 16 bits: de 8 a 16 canals · Temporitzador d'interval de 12 bits: 1 canal · Rellotge en temps real: 1 canal (calendari durant 99 anys, funció d'alarma i funció de correcció del rellotge) · Temporitzador Watchdog: 1 canal (operable amb l'oscil·lador dedicat en xip de baixa velocitat) Convertidor A/D · Convertidor A/D de resolució de 8/10 bits (VDD = 1,6 a 5,5 V) Entrada analògica: de 6 a 26 canals · Tensió de referència interna (1,45 V) i sensor de temperatura. 0 a 4, N-ch open drain I/O [tensió de suport VDD Nota 2/VDD tensió de tensió Nota 3]: 5 a 25) · Es pot configurar en drenatge obert N-ch, buffer d'entrada TTL i resistència pull-up en xip · Interfície de potencial diferent : Es pot connectar a un dispositiu d'1,8/2,5/3 V · Funció d'interrupció de clau al xip · Sortida de rellotge al xip/controlador de sortida del timbre Altres · Circuit de correcció BCD (decimal codificat binari) al xip Notes 1. Només es pot seleccionar en mode HS (principal d'alta velocitat) 2. Productes amb 20 a 52 pins 3. Productes amb 64 a 128 pins
